FPGAのシングルイベントアップセット(SEU)回避方法について

シングルイベントアップセット(SEU)についてはこちら

　　http://japan.xilinx.com/products/quality/single-event-upsets.htm

仕事でFPGAのコンフィグレーションメモリにSEU対策を導入した時に遭遇した問題のメモ

ターゲットは次の通り

　　Spartan6LX150 + ISE 13.4 + SEM IP

SEU対策をSpratan6に導入する方法は次の２つ

　　１．FPGAのCRCチェック回路の利用

　　　　各種のPOST_CRC制約をucfに記述するだけでOK。

　　　　詳細はコンフィグレーションガイドに記載があります。（たしか）

　　　　これによってINIT_Bなどの端子にエラー状態が表示されるようになる。

　　２．SEM IPを利用する

　　　　SEM IP はSoft Error Mitigationをcoregenで探せば見つかります。

　　　　リソースを消費するものの上記HWによるものよりもエラー検知率が高く、

　　　　エラー挿入やECCによるエラー訂正も可能となっております。

　　　　

ここで私が考えたのは１．のHWによるCRCチェックの動作試験に２．のSEM IPを用いようとしました。

ところが、この二つを同時に動作させるとなぜかCRCエラーを検知していないのに、

INIT_Bの端子信号がLowになりっぱなしという現象が発生。

結論から言うとコンフィグレーションメモリにアクセスするためのICAPが競合し、

この両者は同時に利用することができないようです。

下記ページではそのカバー率からSEM IPの使用を推奨しているみたいです。

http://forums.xilinx.com/t5/Spartan-Family-FPGAs/SEM-and-Post-CRC-ENABLE/td-p/244606

参考にどうぞ。