シングルイベントアップセット(SEU)についてはこちら
ターゲットは次の通り
Spartan6LX150 + ISE 13.4 + SEM IP
SEU対策をSpratan6に導入する方法は次の2つ
1.FPGAのCRCチェック回路の利用
各種のPOST_CRC制約をucfに記述するだけでOK。
詳細はコンフィグレーションガイドに記載があります。(たしか)
これによってINIT_Bなどの端子にエラー状態が表示されるようになる。
2.SEM IPを利用する
SEM IP はSoft Error Mitigationをcoregenで探せば見つかります。
リソースを消費するものの上記HWによるものよりもエラー検知率が高く、
エラー挿入やECCによるエラー訂正も可能となっております。
ここで私が考えたのは1.のHWによるCRCチェックの動作試験に2.のSEM IPを用いようとしました。
ところが、この二つを同時に動作させるとなぜかCRCエラーを検知していないのに、
INIT_Bの端子信号がLowになりっぱなしという現象が発生。
結論から言うとコンフィグレーションメモリにアクセスするためのICAPが競合し、
この両者は同時に利用することができないようです。
下記ページではそのカバー率からSEM IPの使用を推奨しているみたいです。
参考にどうぞ。